PATENT ABSTRACTS OF JAPAN

(11)Publication number:

(43)Date of publication of application: 08.04.1994

606F 13/36 (51)Int.Cl. (21)Application number: 04-244576 (71)Applicant : FUJI XEROX CO LTD (22)Date of filing: 14.09.1992 (72)Inventor: IMAMURA KENJI


(54) BUS REPEATING EQUIPMENT

(57)Abstract:

SCHULLING FAJ

PURPOSE: To access to an input/output device without directly interposing a processor. CONSTITUTION: A bus repeating circuit 32 which changes one bus cycle into the other bus cycle and a mode register 35 which switches its operation mode to a normal mode wherein bus repeating is performed or a peripheral device direct access mode wherein a peripheral equipment is directly accessed to are arranged between a system bus 11 to which the processor and a main storage device are connected and an extension bus 21 to which the peripheral equipment is connected. Further, the bus repeating equipment 31 is equipped with a DMA circuit part 34 which accesses to the main storage device while the operation mode is switched to the latter mode and an address selection

part 33 which outputs address information on the peripheral equipment connected to the extension bus 21 on the basis of data from the main storage device which



are obtained by the DMA circuit part 34. Then, the bus repeating equipment 31 is enabled to access to the input/output device by itself.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FΙ

(II)特許出願公開養号 特開平6-96009

(43)公湖日 平成6年(1994)4月8日

(51)Int.CL* G 0 6 F 13/36

裁別配号 庁內整理背号 810 E 9078-5B 技術表示個所


審査請求 未請求 請求項の数 2(全 13 頁)

(21)出題書号	特联平4244576	(71)出顧人	
(22)出願日	W-0 4-6/(1000) 0 E34H		富士ゼロックス株式会社
(CC)DURES	平成4年(1992) 9月14日		東京都港区赤坂三丁目3番5号
		(72)発明者	今村 健二
			梅玉県岩槻市府内3丁目7番1号 富士ゼ
			ロックス株式会社岩槻事業所内
		(74)代理人	弁理士 山内 梅雄
		Į.	

(54)【発明の名称】 バス中継装置

(57) 【劉約】

【目的】 プロセッサを直接介在させることなく入出力 装置をアクセスすることを可能にする。



【特許請求の範囲】

【請求項1】 プロセッサおよび記憶設置を美徳した第 1の共通バスと幾つかの周辺認定を接続した第2の共通 バスとの間に配置され、一方のバスサイクルを他方のバ スサイクルに変更するパス中級回路と、

その動作モードをパス中継を行う通常モードと周辺装置 を直接アクセスするための周辺装置ダイレクトアクセス モードのいずれかに切り替えるモード切替手段と、

モードのいずれかに切り替えるモード切替手段と、 周辺装置ダイレクトアクセスモードに切り替えられた状 態で前記記憶装置をアクセスするDMAと、

このDMAによって得られた記憶装度のデータを基に第 2の共通パスに接続された前記周辺察歴のアドレス情報 を出力するアドレス情報出力手段とを具備することを特 数とするパス中継装度。

【請求項2】 プロセッサおよび主記候装置を帳続した 第1の共通パスと暴かかの周辺装置を帳続した第2の共 連パスとの間に配置され、一方のパスサイクルを他方の パスサイクルに変更するパス中線回路と、

り替えるモード切替手段と、 周辺装置ダイレクトアクセスモードに切り替えられた米

態で前記主記憶装置をアクセスするDMAと、 このDMAによって主記値装置から訪み出されたデータ を基に第2の共通パスに機能された前記周辺速度のアド レス情報を出力するアドレス情報出力手段とを具備する ことを特徴とするパス中継渡底。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、2つのパスを接続する パス中継装置に保わり、詳細にはDMA機能をもったパ ス中継装置に関する。

[0002]

【炭来の技術】 2 つのパスを中離するためのパス中能装 匿には、DMA (ダイレクトメモリアクセス) としての 機能を持ち、プロセッサの介在なしに周辺狭隘に直接ア クセスできるものも存在している。

[0003] 図10は、炭末樹菜されたパス中酸整型とこれを用いたデータ転並システムの一段を表わしたもの。
である。システムパス11には、所定のプログラムモ実行するためのプロセッサ12と、初期化プログラムコードや全種の設定保管を発展を発展する。
13と、プログラムコードやデータ事を記憶している主型物理14と、ナーボードあるかけCRT等のとうにデータの入力や出力を行うための第1の入出力放置15
データの入力や出力を行うための第1の入出力放置15
データの入力や出力を行うための第1の入出力放置15
データの入力や出力を行うための第1の入出力放置15
データの入力や出力を行うための第1の入出力放置15
データの入力や出力を行うための第1の入出力放置15
デース21には、第2~第1の入出力装置15:~15;

【0004】なお、システムの構成によっては夏方のバスが共にプロセッサを有するマルテプロセッサタイプの ものも存在するが、ここでは説明を簡単にするためにシ ステムバス11から拡張パス12への一方向のみのアク セスを行う場合に変することにする。

【0005】このようなデータ転送システムで、拡張バス21の初期化やシステム全体の診断を行うような特合、プロセッサ12はシステムパス11上のリードサイクルを用いて水偏裂性砂像が唇13内あるいは主記検密

 6 程14句に格納されているプログラムコードをフェッナ していた。このフェッチしたブログラムコードはデコードされ、更にシステムバスサイクルを使用してプログラムの裏庁が行われた。

【0006】このようなシステムでは、プロセッサ12 のアクセスが拡張ペス21に接続された第2~部のの 低力接座15: ~15: のいずれかに対するものである ときは、パス中継数屋10がパスマスタとなって、拡張 パス21へのパスサイクルを提助する必要があった。 [0007] 図11は、この登集のデータを減システム

- 10 (2017)回 11、この公舎がファーか窓シンアル (に対するンステムバスあるのけは世報パスに競技された展 度に対するアクセスタイミングを表わしたものである。 まず民間 (イ) にポオようにプロセッサ1 2 は時間は、 からシステムバス11に対してパスを要求し、これを優 滑するとパスマスタとなる (図で ***0 アピッチ12 は 同国 (ロ) に示したようにアドレスストローブ信号 (A S) を批力して、アドレスをシステムパス11に送出す る (同国 (ハ ***0 PK**)の ***0 PK***)。
- ルを終了をせる。
 [0009] 吹に、拡弾パス21に接続された人出力族
 回151~151に対するアクセスについて説明する。
 この回11では、削半でプロセッサ12が上記接度回1
 に対するカードサイクルを行つている。すなわち、プ
 コセッサな命令をフェッチ (EECE) し、構造 (DE))
 する。この様の様平のサイクルで、プロセッサ12は命令を実行する (ENGUTE) ことで、パス甲藻接回18に
 対するライトサイクルを行っている。前半のサイクルと
 変集のサイクルとの側には、結びと人命令を置ったと
 乗のサイクルとの側には、結びと人命令を置った。

特謝平6-96009

るサイクルと、プロセッサ12がシステムバス12を再 皮獲得するためのサイクルとが含まれている。このた め、実際には図11で示したよりも2つのサイクルの間 の時間関陥は長くなっている。

【0010】さて、後半のサイクルでプロセッサ12が 拡張パス21に対するアクセスを行うと、パス中継装置 16は両図(ロ)の2番目のアドレスストロープ信号で ストロープされたアドレスを自身に対するものと認識す る。そして、拡張パス21に対してパスを要求し、パス を獲得すると同図(ホ)に示すようにパス中継装置16 to がパスマスクとなる(図で"BB"として示す。)。そ して、アドレスを変換した後に同図 (へ) に示したよう にアドレスストローブ信号 (A.S) を出力して、アドレ スを拡張パス21に送出する(間図(チ)の "AD

【0011】第2~第Nの入出力装置152~15kの うち、このアドレスによって指定された入出力装置15 は、データ (同図 (テ) の"DATA") の書き込みを 行う場合にはその書き込みが終了した時点でアクノリッ ジ信号(同図(ト))を返送する。データの読み出しを 20 行う場合には、要求されているデータを拡張パス21上 に出してアクノリッジ信号を返送することになる。

[0012]

【発明が解決しようとする課題】このような従来提案さ れたデータ転送システムでは、拡張パス21へのアクセ スをシステムパス11に接続されたプロセッサ12の制 御によって行っている。このため、すべてのサイクルが パス中継装置16を介するためのオーバーヘッドを含ん でおり、この分だけ多くの時間を必要とするという欠点 があった。また、従来のデータ転送システムでは、拡張 30 パス21上の入出力装置15をシステムパス11に接続 されたプロセッサ12から制御することになるので、こ れら入出力等優15を独立して制御することが困難であ った。

【0013】そこで本発明の目的は、プロセッサを直接 介在させることなく入出力装置をアクセスすることので きるパス中継装配を提供することにある。

[0014]

【課題を解決するための手段】請求項1記載の発明で は、プロセッサおよび主記憶装置等の記憶装型を接続し 40 た第1の共通バスと幾つかの周辺装置を接続した第2の 共通パスとの間に配置され、一方のパスサイクルを他方 のパスサイクルに要要するパス中継回路と、その動作モ ードをパス中継を行う通常モードと周辺狭型を直接アク セスするための周辺装置ダイレクトアクセスモードのい ずれかに切り替えるモード切替手段と、周辺装置ダイレ クトアクセスモードに切り替えられた状態で記憶装置を アクセスするDMAと、このDMAによって得られた記。 位装置のデータを基に第2の共連パスに接続された周辺 装置のアドレス情報を出力するアドレス情報出力手段と 80

をパス中継装型に具備させる。

【0015】すなわち請求項1部数の采用では、モード 切替手段によってこのパス中継装置を通常のパス中総回 路としての機能を実行する通常モードと、周辺装置を直 接アクセスするための周辺装置ダイレクトアクセスモー ドに切り替えができるようにしている。そして、周辺装 個ダイレクトアクセスモードに設定された状態では、ロ MAが記憶装置をアクセスして周辺装置のアドレスに見 するデータを結み取り、アドレス情報出力手段によって

第2の共通パスのアドレス情報として出力できるように している。これにより、パス中継装置自体が個々の単辺 狭位をアクセスできるようになる。

【0016】請求項2記載の発明では、プロセッサおよ び主記憶装置を接続した第1の共通パスと幾つかの周辺 装置を接続した第2の共通パスとの間に配置され、一方 のパスサイケルを他方のパスサイケルに変更するパス中 凝回路と、プロセッサからの特定のアクセスによって助 作モードをパス中継を行う通常モードから周辺装置を直 接アクセスするための周辺装置ダイレクトアクセスモー ドに切り替えるモード切替手段と、周辺装置ダイレクト アクセスモードに切り替えられた状態で主記情態樹をア クセスするDMAと、このDMAによって主記憶装置か ら読み出されたデータを基に第2の非識パスに接続され た周辺装備のアドレス情報を出力するアドレス情報出力 手段とをパス中継装置に具備させる。

【0017】すなわち請求項2記載の発明では、モード **切替手段によってこのパス中継装置を通常のパス中総団** 路としての機能を実行する通常モードと、周辺装置を記 綾アクセスするための周辺装置ダイレクトアクセスモー ドに切り替えができるようにしている。そして、プロセ ッサからの特定のアクセスによって動作モードをバス中 継を行う通常モードから周辺装置を直接アクセスするた めの周辺装置ダイレクトアクセスモードに切断可能に ておき、隣辺装置ダイレクトアクセスモードに設定され た状態では、DMAが主節慎基層をアクセスして層道等 握のアドレスに関するデータを読み取り、アドレス情報 出力手段によって第2の共通パスのアドレス情報として 出力できるようにしている。これにより、プロセッサボ パス中継装置を周辺装置ダイレクトアクセスモードに設 定すれば、パス中継等費自体がプロヤッサの介在なしに

個々の周辺装置をアクセスできるようになる。 [8100]

【実施例】以下実施例につき本発明を詳細に説明する。 【0019】バス中継装置の概要

【0020】図2は、本発明の一実施例におけるパス中 継装置を使用したデータ転送システムの構成を表わした ものである。図10と同一部分には同一の符号を付して おり、これらの説明を適宜省略する。この図に示したよ うに本実施例ではパス中継装置31が従来のそれと本質 的に異なるだけであり、他は従来と同一のものを使用す **あことができる**.

【0021】図1は、本発明の一実施例におけるパス中 継装置の原理的な構成を表わしたものである。バス中継 装置31はパス中継回路32を備えている。パス中継回 路32は、システムパス11と拡張パス21を接続して おり、一方から他方へのパスサイクルの変更を行うよう になっている。この点については、健康のパス中継装置 も同様である。パス中継回路32にはアドレス選択部3 8とDMA回路部34が接続されており、これらはモー ドレジスタ部35が特別なモードとしての周辺落倒ダイ 10 レクトアクセスモードに設定された状態で動作するよう になっている。すなわちDMA回路部34はこの状態で システムバス11を通じて出力記憶装置14 (図10参 照)をアクセスしてデータを訛み取り、アドレス選択部 33はこの読み取ったデータをアドレス情報として拡張 バス21に送出して、これに接続された入出力装置(局 辺築壁) 15 (図10参照) から該当のものをアクセス できるようにしている。

【0022】モードレジスを割る5は、パス中継終設3 1の内部・ジスタとして構成されているもので、割記0 20 たように特別のモードとしての周辺密値ダイレクトアク セスモードと未来のノーマルモードとの2つのモードを グー制に選択するようになっている。ここでノーマルモ ードとは、一方のパスサイクルから他力のパスサイクル に実換する本来が起情をいう。これのモード即り養 えば、図2に示したプロセッサ12がモードレジスタ部 35の物理のビントの値を変化させることによって実現 することによって実現 することによって実現 することによって実現

【0023】バス中総装置の具体的な構成

【0024】図3は、本実施例のパス中継装置の具体的 30 な関略構成を表わしたものである。バス中継装置31 は、システムパスアドレス・データ線11mと、システ ムパス制御線11c、ならびに拡張パスアドレス・デー タ線21mと、拡張パス制御線21c を接続している。 このうち、システムパスアドレス・データ禁11mは、 システムバス11に対してアドレス情報やデータの送受 を行う節のパッファメモリとしての第1のアドレスパッ ファ41および第1のデータパッファ42に接続されて いる。また、拡張パスアドレス・データ第21mは、拡 張パス21に対してアドレス情報やデータの送受を行う 40 際のバッファメモリとしての第2のアドレスバッファ4 3および第2のデータパッファ44に接続されている。 【0025】システムパス制御練11e は、第1のスト ローブパッファ46とアービタ47に接続されており、 拡張パス制御線21は第2のストロープバッファ48と アービタ47に接続されている。アービタ (arbiter) は、バス命令および制御信号の発生を行い、バスの接続 されている部品のどれにパスの使用権を与えるかを定め る装置である。第1のアドレスパッファ41と第1のデ

採締されており、その出力がが起がスタ 2 1 用のアドレ 不変換を行うよめの入出が落度 (1/つ) MMU 3 2 テレスポッファ 4 3 に懸続されている。 以上の全間落 4 1 − 4 8、5 1、5 2 と 7 ペスサイクルの 管理を行うパスサイクルシーケット 5 3 (以上を分 4 で関んでいる。)とが、回1で示したパス中輩回路3 2 によとして対しても回路第分をある。

【0026】これに対して、パス中継装置31内におけ

るモードレジスタ55が図1におけるモードレジスタ師 の 35に、DMA関節56が図1におけるDMA関節63 4にそれぞれ効かするよりだっている。Cのパス中編 鉄磁31についての具体的な説明を行う前に、ダイレク トメモリアウヒスを行う解の主治限破費14(図2) におけるデータのフォーマットについて観りする。

【0027】図4は、ダイレクトメモリアケセスを製製 するための主地接触を記されるデータフォーマットと おしたものである。データフォーマットは、主記修製 14内の任意の位置に配置されたポインタ 1 で示され る物理プドレスが影響するようになっており、変 アドレス情報の2とデータ情報の3が場所であれたもの をなっている。この軸を返しの数は、モードレジスと

にセントをれているサイズと一張している。
[0028] ここでアドレス情報62は、拡張パス21
に接続された人出力施設のフィフィス11上でのアドレス (ADDRESS) と、転送のクイプ (TTPE) および転送 のサイズ (SIZD) のデータからなっている。ここでデドレスのピナト幅は、 世級パス21を転送される様のピット様と一般する種となっている。 (例えばシステム/スのフドレス・データ験11m (図3) のピット様似かがる

 4ピットであり、拡張パス21におけるアドレスのピット幅が32ピットであった細合には、アドレス情報62 を構成するアドレス (ADDRESS) は32ピットで構成される。

[0029] データ情略の5は、収集バス21に接続された入山が深密に巻き込まれるデータからなっている。 主記録深配14内の任金の空間にすでにデータがセット されていて、しかもモードレジスタ55にその空間の物 出すドレスとデータのサイズがセットされていると、プ ロセッサ12は周辺深度ダイレクトアクセスモードへの ま変え、パス件機装費31のモードレジスタ55に貯在 のビット 総プロ・104 (イント・ノン・フセ

減減することができる。 (0030) 図3に戻ってバス中齢較整の動作を説明する。システムパスアドレス・データ線11mを選じて第 1のデータパッファ42に受信されたデータに基づいて モードレジネク556にD10A) ジットがセットされて 別辺線辺ダイレクトアクセスモードに変定されると、バ ス中機製図31は自身のアービダ47によってメント

スモード) ピットという。) をセットすることによって

ータパッファ42はアドレス切替回路(MUX)51に 50 パス11のパスマスタの権利を得る。これと同時に、バ

ス中総版図 3 1はモードレジスク 5 5 に保持されている 同辺線医グイレク トケクセスのブーク たはする主部形態 世 1 4 0 9 9 9 7 ドレスをアドレス収益副路 5 1 に出力す る。アドレス切替回路 5 1 は、この地電アドレスを入困 力楽室とMUS 2 5 とそのさま出力する。入出力を入困 U 5 2 1にこの物理アドレスを着 1 のアドレスペシファ 4 1 にそのまま出力する。

[0031] バス中継製産31がシステムバス11を積 伸すると、第1のアドレスペラッフ・41はこのアドレス をシステムバス11上に出力し、同時に第1のストロー ロ ブパッファ46からはバスマスタとして必要だアドレス ストロープ値を (AS 信号) 号の機関を号をシステムバ 太利制制第116上に出力する。これものウイミングは、 パスサイクルシーケンサ53をよびDMA回路56によ ってコントロールされる。ただし、この際のタイミング 自体は選索のアクセスサイクルの場合と同一である。 [0032] このからにして記憶を置く4ドするア

クセスが行われると、パス中機器医31に対して主影極 装度14からその応答としてアクノリッジ(ACK)信 今が出力される。パイ甲基版図 51はこのアクノリッジ 20 信号を第1のストローブバッファ46を介して受け取 る。そして、システムパス11上のデータを第1のデー タパッファ42でラッチした版、モードレジスタ55か らのアドレス物等選択信号に基づいて、このラッチした データを拡張バス21用のアドレスとして使用するため エわき入出り版のMMU52Eに入りて、拡張ベス21

[0083] このアドレス変換が終了するまでに、パス 中継級図31は拡張パス21のパスの傾羽を開傷してお く。そして、システムパス11上の次のデータがアクノ リッジ信号によって入力されたとき、拡延パス21に接 続された入出力源医に対するウイクルを開始させる。ま が繋パス21に対するこれものウイミングは、パス サイクルシーケンサ53およびDMA回路58によって 回棋にコントロールされる。この際のクイミング自体は 通常のプラセステイクルの場合と同一である。

用のアドレスに変換させる。

【0034】バス中継装置31は、これらのサイクルを、モードレジスタ55にセットされるサイズ分だけ繰り返して条行する。これらの実行が終了したら、モードレジスタ55の前記したピットをクリアし、ノーマルモ 42 一ドに役債させる。

[0085] 図らは、鉱場ペスに対するアクセスタイミングを表わしたものであり、図11にが応している。システムペス1に対してペス中継鉄数31がペマスタとなると(周図で"BB"として示す。)、第1のストローブパッファ46はアドレスストローブ信号(AS信号)をシステムペス制御練116上に出力する。周図

(二) はシステムパス11上でのアドレス情報とデータ 情報の切り替えの様子を表わしたものであり、このとき にシステムパス11上に主記憶装置14に対するアドレ so

ス (ADR) が送出されることになる。

[0036] 同図 (ハ) に示したように主席接来数14 は所定のタイミングでアクノリッジ信号を支援する。こ のとき同図 (二) に示したように主席接座数145%。こ 1番目のデータ情報りAT AOがシステムペス11上に 出力される。この後も、モードレジスク55にセットさ れたサイズ分だけのデータが、アクノリッジ信号に応じて マンステムペス11上に廃水送り出されることになる。 での取り出当。基本のデータが関し入てMOの次に、第

- 図書目のデータ情報のA TA のが送り出出れている。 (0087] 周閣(お) ~ (チ)は、パス中継談選31 が取述べる21を誤得した後の状態を説明するためのも のである。同館(お)で、パス中継談選31はだ数パス まに対してスタとたり(原面)で 182 として、 す。)、第2のストローブパッファ 4 8 14 原間(ハ)に ポルたようヒアドレスストローブ信号を拡張パス制削減。 2 14 に出力する。このときに、図5 (チ)で示したよ りにアドレスが拡張パス21に送出されることになる。 このアドレスは、す下に認明したように第1のデータパッファ 4 2 から得ら加たデータ情報のA へのを入出力
- 20 ッファ 4 2から得られたデータ情報DA 不私やと対け 制度MMUS 2 で実験したものである。転売イス42 1に 地奈された該当する入出力装置から、これに対してアク ノリップ用をが返売されてきたら (回図 (ト))、この とを拡張イス2 1に出力されたデータ情報DA TA (回図 (テ)) がデータとして受け取られる。

【0038】 <u>バスサイクルシーケンサの物成</u> 【0039】決に、バス中継装置31の中球として機能 するパスサイクルシーケンサの具体的な構成を説明す

[0440] 題白にパスサイクルシーケンサとその展立 図路を老わしたものである。パメサイクルシーケンサミ 1は第1約よび第2のマスタで11、で 71: と、第1総 よび第2のスレープで2、て2:によって構成されている。これもに、入力の値で自身の実態を変化させるい から、これもに、入力の値で自身の実態を変化させるい からかケンサであり、それぞれ独立した動作を行っている。

(0041) こつ割1のスレーブで21 は、システム
(21 (図1参開) に受けけたサイクルが能力な
21 (図1参開) に対けるものであった場合には、第2
のマステ71; に対して開始信号73を受け出す。 開始 競号73を受け扱った第2のマステ71; は数様/ベス
1でサイクルを開始させ、これが終了すると終了信号7 を割りのスレーグ721; に対して同じませた。 第2のマステイ 1; は、これが外にもDMA回路55から出力される開 納信号75によっても起勤される。この場合、第2のマ スタ71; は初入回路56に対して新であって

【0042】第2のスレープ722は、第1のマスタ71;に対して同様に開始信号77を送出し、第1のマスタク71;はサイクルの終了によって第2のスレープ72

出することになる。

(6)

特願平6~96009

: に対して終了信号78を逃出するようになっている。
[0043] ところで、赤バス11、21のアービトレーション(arbitation : 薄砂り、瓜 別名に示したアービタ47で行われる。アービタ47は取るで示したように互いに取立した機能をもった第13以び第2のアービタ47、47、からなっている。第13のアービタ47、47、からなっている。第10アービタ47。にアクセスできるマスクは、このベス中継受231内でのDMA間略66を1を第1のマスク711のみである。第2のアービタ47、12域20マスク711のみがリクェンドすることができる。これものアービタ47、47 に、リクエスト信号79、一79・を受け取り、現在そのディクルを受け付けることが可能であれば、対応するクラント信号41、~815を送して、DMA回路56あるいは第1まだは第2のマスク71、71: に対してベスの機関を押することになる。

[0044] このよりなパステイクルシーケンサ31K ついて、ノーマルモード時の動作をまず説明する。システムパス11比接続されたプロセッサ12がパス中報整 置16に対してライト (mrite) アクセスを行う場合、 プロセッサ12はアドレスストローブ信号と共にアドレ 2を最初に出わする。

【0045】 図「は、これに別書するパスシーケンサの 削削物件の流れを扱わしたものである。第1のスレーブ 721 は第1のストローブパッファ46 (図3) からア ドレスストローブ信号 (As 信号) が対象するのを観 しており (ステップ5101)、アドレスストローブ信 号を受け取ると (Y)、そのアドレスを第1のアドレス パッファ4 1 にラッテする (ステップ5102)。そし て、そのアドレスが人出海部屋が出りまでデェードさ れると (ステップ5103; Y)、ラッチしたアドレス のライト信号がセットされているかどうかをチェッタす る (ステップ5104)。

[0046]ライト指导がセットされていた場合には (ツ)、ライトサイクルであると見れて、デッタを第 1のデークパッファイ2 (図3) にラッチし、第1のス トロープパッファイ4 (加3) にラッチし、第1のス イスラップ 8105)。そして、第2のマスタ7 11に 対してサイクルを起向するための開始指导73を発行 した第0分476年、アンサイトループに のことになる(ステップ 8106)。

【0047】一方、ステップ8104でライト信号がセットされていなかった場合には(N)、第20マスタア
1: にたる核果ベス21に対けるサイクルがスタートす
6(ステップ8107)、モして、対極ノス21に披枝
された入出力装置から送られてきたアクノリシ信号が
第20ストープ72: によって観視された(ステップ8108; Y)、第1のデータパッファ42からデータ
を出力すると共に、第1のストローブパッファ46から
アクノリッジ信号を出力する(ステップ8109)。

【0048】関系にパスシーケンサによる新郷の他の能 比を考す、第2のマスタイ3、12 サイクルについた。 熱信号 78を受け取ると (ステップ 82 01; Y)、策 2のデービタイ7: に対してリクエスト信号 79; を出 カして被源パス21を要求する (ステップ 82 02)。 第20アービタイ7: がこれに対応してパス声可を容が 古タワント信号 11。 を出力すると (ステップ 82 0 3)、第20マスタイ3: は故様パス21に対してサイ クルを開始する。 すなかち第2のマスタイ3:は最初に

第2のストローブパッファ48からアドレスストローブ

信号を出力し、陶時に第2のアドレスパッファ43から アドレスを出力する (ステップ5204)。 【0049】 放に、ラッチしたアドレスのライト信号を 見て、ライト信号がセットされている場合には (ステッ プS205; Y)、ライトサイクルと見なす。そして、

スミ、ノカ「moneと」とつらないいるからに (スノッ ブミ206; Y.、ライトサイクルと及えす。そして、 第2のデータパッファイ4からデータを出力する (ステップ S 2 0 6)。この後、第2のストローパッファイ まから送られてくるアクノリッジ信号を付続し、これを 組織したち (ステップ S 2 0 7; Y)、サイクルの終了 信号で、4を第1のスレープ 7 2; に送出する (ステップ S 2 0 8)。

100501 続いて周辺装置ダイレクトアクセスモード について説明する。周辺装置ダイレクトアクセスモード では、プロセッサ12が介在セザ、パス中総装医31が マスクとなる。この際には、システムパス11は対する マスクとしての役割は、パス中総装置31内ではDMA 耐管56がオースでおう。

【0051】これに対して、ステップS205でライト 優勢がセットをれていなかった参拝には「ハ)、毎20 20 ストローブペッファ48でブクノリッジ信号の別求を監 扱し (ステップS209)、これが別求した時点で第2 のデータパッファ44にデータをラッサ下る (ステップ S210)。そして、アドレスストローブ信号の出力を 停止させることになる (ステップS211)。

停止させることになる (ステップ3 2 2 1 1)。 【005 2】図9は、DMA回路の動作の様子を表わし たものである。DMA回路の66はモードレジスタ55 〈図3〉に前記したDIOAピットがセットされるのを 物機し、セットされたら (ステップS301; Y)、y)

特開平6-96009

をラッチする (ステップSSC6)。アドレス切替回路 51がこの時点で切り替えられ、第1のデータバッファ 42のラッチしているデータが入出力装置MMU52に 入力されるようになる (ステップ8307) 。これによ り、このデータは拡張バス21をアクセスするためのア ドレスに変換される。この状態で、第2のマスタ712 にサイクルを開始させるための開始信号75が送出され る (ステップS308)。

【0054】この後、第1のストローブパッファ46か ら2番目のアクノリッジ信号が受け取られると(ステッ (6 プSSOS)、第1のデータバッファ42はこれをラッ チする。この後は、第2のマスタ712 かちサイクルの 終了を示す終了信号74を受け取るまで待機ループに入 る (ステップS311)。この後の第2のマスタ71z の動作はすでに説明したものと同様である。

[0055]

【発明の効果】このように請求項1記載の発明によれ ば、パス中継基礎内にDMAを配置し、モード切響手段 が周辺装置ダイレクトアクセスモードに設定されている 状態でDMAが主記機装置や不揮発性記憶装置等の記憶 20 装置をアクセスして周辺装置のアドレスに狙するデータ を読み取り、アドレス情報出力手段によって第2の共議 パスのアドレス体報として出力できるようにした。これ により、パス中鉄英管自体が倒々の周辺差型を直接アク セスすることができ、プロセッサの負担を軽減させるこ とができるばかりでなく、パスサイクルのオーバヘッド をほとんど無視することができる。またパス中継装置は プロセッサの配配された側のパスとアクセス対象となる 周辺装置側のパスとを独立して制御することができるの で、周辺装置側のパスに異常が生じた場合のエラー回復 30 処理や特定のバスのみに対するリセット操作が可能にな り、この意味でもプロセッサの負担を軽減させることが できる。このため、システムパスの単なる拡張パスとし ての制御を行っていたようなパス中継装置についても、 格段に上位の機能を持たせることができ、その実用上の 効果が大きい。

[0056] 生た、請求項2記載の発明によれば、請求 項1記載の発明と同様の効果を得ることができる他、プ ロセッサによるパス中継装置のモード管理が可能にな り、バス中継接位のより効果的な活用が可能になる。 【図面の簡単な説明】

【図1】 本発明の一実施例におけるパス中継装置の原 理的な構成を表わした原理図である。

【図2】 この実施例におけるパス中継装置を使用した データ転送システムの構成を表わしたシステム構成団で ある。

【図3】 本実施例のパス中継装置の具体的な回路構成 を表わしたプロック図である。

【図4】 本実施例の主記憶装置におけるデータフォー マットを表わした説明図である。

【図 51 本寒婉例の拡張パスに対するアクセスタイミ ングを表わしたタイミング図である。

【図6】 本実施例でパスサイクルシーケンサとその周 辺固路を表わしたブロック図である。

【図7】 本実施例でパスシーケンサの制御動作の流れ を表わした流れ図である。

[図8] 本実施例でパスシーケンサの制御動作の流れ を表わした流れ図である。

【図9】 本実施例でDMA回路の動作の様子を表わし た流れ図である。


【図10】 従来提案されたパス中継装置とこれを用い たデータ転送システムの一例を表わしたシステム構成図


【図11】 従来のデータ転送システムにおける各談位 に対するアクセスタイミングを表わしたタイミング図で おる.


【符号の説明】

プ. 722 …第2のスレープ


11…システムパス、11:0…システムパスアドレス・ データ際、11c …システムバス制御線、12…プロセ ッサ、14…主記像装置、15; … (システムパス側 の) 入出力装置、152~15x…(拡張パス側の)入 出力装置、31…パス中継装置、32…パス中継回路、 33…アドレス選択部、34…DMA回路部、35…モ ードレジスタ部、41…第1のアドレスパッファ、42 …第1のデータバッファ、43…第2のアドレスパップ ァ、44…第2のデータバッファ、46…第1のストロ ープパッファ、47…アーピタ、48…第2のストロー プパッファ、51…アドレス切替回路、52…入出力激 WMMU、53…パスサイクルシーケンサ、55…モー ドレジスタ、56…DMA回路、71: …第1のマス 40 夕、712 …第2のマスタ、721 …第1のストロー








特開平6-96009





(9)

(10)


特勝平6-96009








特開平6-96009



特別平6-96009



(13)